专利摘要:
コンピュータシステム構成要素(106)間の伝達のための光相互接続システム(100)が記載されている。該システムは、光学データ伝達経路(112)と、複数の光学タップ(116)とを備える。各光学タップ(116)は、それぞれのコンピュータシステム構成要素(106)を、該光学データ伝達経路(112)に光学的に結合させる。各光学タップ(116)は、該データ伝達経路(112)からか又は光源(210)から受け取った光学信号から、電力を分割して、その関連付けられたコンピュータ構成要素からのデータ信号を生成して、結果として別の光学信号を生成する。各光学タップ(116)が、反射率と透過率との間のそれぞれの電力比率関係に従って、光を分割する。該光学タップ(116)の該比率関係は、共に合わせて、コンピュータシステム構成要素(106)間において前記光相互接続システム(112)を横切る信号に、所定の通信信頼度の測定基準を提供する。
公开号:JP2011507315A
申请号:JP2010529947
申请日:2008-10-15
公开日:2011-03-03
发明作者:ジョッピ,ノーマン,ピー;タン,マイケル,レネ,タイ;モリス,テレル;ワン,シー−ユアン
申请人:ヒューレット−パッカード デベロップメント カンパニー エル.ピー.;
IPC主号:H04B10-02
专利说明:

[0001] 本発明は、一般に、コンピュータシステム構成要素間の伝達をもたらす光相互接続に関する。例えば、該光相互接続は、メモリコントローラとメモリデバイスとの間の光学的な伝達(通信)を提供する。]
背景技術

[0002] 電気通信アーキテクチャは、電子システムにおける要求された高められた性能と、一方で、より低い電力消費、より小型のフォームファクタ、及びより低い電磁気放射に取り組むことと、に関する二分性のバランスを取ることに苦闘している。コンピュータシステム内において電力消費を低減させながらスケーラビリティに対処するということに対応するより良い解決法が望ましい。メモリシステムは、そのようなより良い解決法が望ましい典型的なコンピュータシステムの一例である。]
[0003] 幾つかの現在のコンピュータメモリシステムは、バルクメモリと伝達し合うために広いパラレルバスを用いる。メモリ密度とメモリバス速度とを高めることによって、そのバス幅と速度もまた高められなければならない。このパラレルバスアーキテクチャは、現在の及び将来のマルチコアプロセッサの要求によってスケーリングを該パラレルバスアーキテクチャが行うことがもはやできない地点に到達してしまっている。]
[0004] プリント回路基板(PCB)上に実装された各デュアルインラインメモリモジュール(DIMM)内の一連のダイナミックランダムアクセスメモリ(DRAM)集積回路に、デュアルインラインメモリモジュール(DIMM)技術を用いるバルクメモリの典型的な一例において、高速なパラレルバスを、より広い幅及び速度にスケーリングすることにおける電気的な問題が、チャンネル当りのDIMMsの最大数を制限する。例えば、400〜800MHzの効果的なクロック速度にまで高めるように動作させることが可能なDDR3チャンネルは、単一DIMMしかサポートすることができない。]
[0005] 1つの代替の技術は、フリーバッファードDIMM(FBDIMM)であり、該FBDIMMは、メモリコントローラと、各FBDIMMモジュール内における中間メモリバッファとの間の狭いシリアルなポイント・ツー・ポイントのリンクに、広いパラレルバスを置き換えることによって、このスケーラビリティ問題に対処させられる。アドバンスドメモリバッファ(AMB)と呼ばれるこの中間メモリバッファは、メモリコントローラと伝達し合い、データを複製して次のFBDIMM内の近傍のAMBへと転送する。該AMBはまた、DRAMと伝達し合うために必要とされるパラレルデータにシリアルデータを変換することの責任を負う。該シリアルインターフェースは、2つの単一方向性バス、すなわち、コマンド、アドレス、及び書き込みデータのための1つのサウスバウンドと、読み出しデータのための1つのノースバウンドとに分離される。しかしながら、ホップス(hops)がレイテンシを挿入するので、デイジーチェーン接続(デイジーチェーニング)か、又はポイント・ツー・ポイント構成には、問題がある。ノースバウンド信号とサウスバウンド信号との両方を複製し及び転送する必要性は、レイテンシを付加し、最終的にはボトルネックをもたらすこととなる。AMBs間において高速な電気信号を送る必要性と、DIMMsからのデータのシリアル化及びデシリアル化とに起因して、AMBsはまた大量の電力を消費する。マルチキャストか又はブロードキャストアーキテクチャが、より望ましいものとなる。]
発明が解決しようとする課題

[0006] これらの例は、電子システム内の通信速度が増加してしまうと、信号の完全性の問題が、ポイント・ツー・ポイント相互接続に、電気的な通信メモリ相互接続を制限してしまうということを示す。望まれるのは、信号の完全性を維持する高速相互接続を提供し、且つ、1つか又は複数のドライバに接続された複数のレシーバ(ファンアウト)を有したより低いレイテンシトポロジをサポートすることもまた可能な、低電力システムであるか、或いは、1つか又は複数のレシーバに接続された複数のドライバ(ファンイン)を有した複数システムである。このような品質が、他のタイプのコンピュータシステムにおいても同様に望まれている。]
課題を解決するための手段

[0007] 概要
本発明は、コンピュータシステム構成要素間の伝達(通信)のための光相互接続システムの1つか又は複数の実施形態を提供する。一実施形態において、該光相互接続システムは、光学データ伝達経路と、複数の光学タップとを備え、該光学タップの各々が、それぞれのコンピュータシステム構成要素を該光学データ伝達経路に光学的に結合する。各光学タップは、前記光学データ伝達経路か、又はそのそれぞれのコンピュータ構成要素のいずれかが受け取った信号の電力を、反射率と透過率との間におけるそれぞれの電力比率関係に従って、第1の電力を有する光学信号と、第2の電力を有する光学信号とに分離する。前記光学タップの該比率関係は、共に(一緒に)合わせて、所定の通信信頼度を、コンピュータシステム構成要素間において前記光相互接続システムを横切る信号に、(ある測定基準によって決定されたものとして)提供する。]
[0008] 一例において、各タップが、光学データ伝達経路から受け取ったブロードキャスト信号から、該各タップの電力比率関係に従って、ほぼ同じ電力を取り除いて、第1の電力を有した光学信号を生成し、該光学信号は、その関連付けられたコンピュータに送られる。タップの電力比率関係によって決定された第2の電力を有した光学信号として、前記ブロードキャスト信号の残りを、光学データ伝達経路上を各タップが通過させる。各タップにおける該比率関係は、センダ構成要素のためのどの光源が信号を生成したかとは無関係に、信号内において同量の電力を、送り先コンピュータシステム構成要素のための光学レシーバが受け取るというようなものである。]
[0009] 本発明のある実施形態は、上記において述べものか又は上記から明らかなものに加えてか或いは代わりに、他の態様を有する。該態様は、添付図面に参照がなされた時に、以下の詳細な説明を読み取ることにより、当業者にとって明らかとなるであろう。]
図面の簡単な説明

[0010] 本発明の一実施形態による、コンピュータシステム構成要素間において光学的な伝達(通信)を提供するための光相互接続システムのブロック図を示す図である。
本発明の一実施形態による、光学相互システム(系)を介して伝達可能に結合された構成要素の、1つの例示的なコンピュータシステムのブロック図を示す図である。
図1のシステムの一部の等角図を示す図である。
図2の線3--3に沿ったシステムの断面図を示す図である。
第1のメモリデバイス及び第1の光学タップのうちの1つのより詳細な断面図を示す図である。
図3内に示された光相互接続システムにおける1つの例示的な電力分配を示す図である。
本発明の一実施形態における、光相互接続システムを用いたコンピュータシステム構成要素間の伝達(通信)の方法のフローチャートを示す図である。
進入及び退出光学信号を搬送する光路と交差する単一光学タップの一例を示す図である。この例は、退出光学信号を分割することを示しており、この実施形態を、本発明における1つか又は複数の実施形態において用いることができる。
進入及び退出光学信号を搬送する光路と交差する単一光学タップの一例を示す図である。この例は、進入光学信号を分割することを示しており、この実施形態を、本発明における1つか又は複数の実施形態において用いることができる。] 図2 図3
[0011] 以下の実施形態は、当業者が本発明を製造し且つ利用することを可能にするために十分詳細に記載されている。本開示に基づき、他の実施形態が明らかになるであろうということが、並びに、システムか、プロセスか、又は機械的な改変を、本発明の範囲を逸脱することなく行うことができるということが、理解されよう。]
[0012] 以下の説明において、多数の特定の詳細部が、本発明の完全な理解をもたらすために提供されている。しかしながら、本発明は、これらの特定の詳細部が無くても実施され得るということが明らかであろう。システムの実施形態を示している図面は、半図表式であり、一定の縮尺には従っておらず、特に、幾つかの寸法は、プレゼンテーションを明確にするためのものであり、図面内において非常に誇張されて示されている。]
[0013] 追加的には、幾つかの特徴を共通に有する複数の実施形態が開示され且つ説明されている場合には、図面、説明、及びそれらの理解を明確にするために及び容易にするために、一方から他方への類似の及び同様の特徴は、同様の参照番号で通常記載されることとなる。実施形態は、説明の便宜上、第1の実施形態、第2の実施形態、などに番号付けられており、それらは、任意の他の意味を有するようにか、或いは、本発明に制限を設けるようには、意図されていない。]
[0014] 図1Aは、本発明の一実施形態による、コンピュータシステム構成要素間において光学的な伝達(通信)を提供するための光相互接続システム100のブロック図である。該光相互接続システム100は、1つか又は複数の光学データ伝達経路112と、複数の光学タップ1161〜116Nとを備える。該光学タップの各々は、それぞれのコンピュータシステム構成要素を、光学データ伝達経路に対して光学的に結合させるためのものである。示されているように、光学的な信号から電気的な信号への変換を、光学タップから該構成要素によって受け取られた信号について実施することができ、電気的な信号から光学的な信号への変換を、該タップによってデータ経路上に光学的に結合されることとなるコンピュータ構成要素からの信号について実施することができる。光学データ伝達経路は、本明細書内において、光相互接続と頻繁に呼ばれる。該光学伝達経路を、様々なやり方において実現することができる。使用され得る光学導波路の例は、ポリマーか、ガラスか、又は、中空金属導波路を含んだ光パイプを含む。] 図1A
[0015] ポリマーか又は誘電性材料を用いて形成された伝統的な光学導波路を越える実質的な改善は、コヒーレント光を誘導するよう構成された大きなコア中空導波路を使用することである。該大きなコア中空導波路は、コヒーレント光の波長の50〜150倍のオーダか又はそれよりも大きなオーダの直径(又は幅、及び/又は高さ)を有することができ、該導波路は、誘導するよう構成される。該大きなコア中空導波路は、正方形か、長方形か、円形か、楕円形か、又は光学信号を誘導するよう構成された幾つかの他の形状である断面形状を有することができる。更には、導波路が中空のため、光は、本質的には、空気中か又は真空中において光の速度で伝搬する。(更なる情報に関しては、2007年8月1日にファイリングされた、発明者であるMichael Renne TyTan and Shih-Yuan Wang による「System And Method For Routing Optical Signals」と題する米国特許出願番号第11/832,559号を参照のこと。この出願第11/832,559号は、参照により本明細書に組み込まれる)。]
[0016] ペリクルビームスプリッタを、光学タップとして、光相互接続を実現する中空金属導波路と組み合わせて使用することができる。後続する中空金属導波路の中空部分を通じてビームの良好な誘導を提供する該ペリクルビームスプリッタを入射ビームが通過する時には、該入射ビームが本質的には軸上に残ったままとなるように、該ペリクルビームスプリッタの薄さがビームのウォークオフを最小化する。ある厚いプレートのビームスプリッタにおいて、材料の厚みにおける入射時にビームの経路から該ビームがそらされ、その結果、より多くの通過信号が、中空部分でなく、金属の壁に衝突し、金属被膜における制限された反射率に起因して、高い損失を受ける。]
[0017] 各タップは、ほぼ同じ量の電力を、光学データ伝達経路から受け取ったブロードキャスト信号から、その電力比率関係に従ってそらさせる(方向転換させる)。該そらされた光学信号は、その関連付けられたコンピュータ構成要素に送られ、及び、タップのそれぞれの電力比率関係によって決定された電力を有する、ブロードキャストか又はマルチキャスト信号の残りを、該光学データ伝達経路上において各タップが通過させる。]
[0018] 各タップにおける前記比率関係は、送り先コンピュータシステム構成要素のための光学レシーバが、信号内の電力の同量を、相互接続112に結合された他のコンピュータシステム構成要素が信号を送ることとは無関係に受け取るといったようなものとすることができる。例えば、送り先の光学レシーバによって受け取られた電力は、光学データ伝達経路を介してそれが送られた光源の光学的な距離とは無関係である。]
[0019] 電力消費を保つように設計されたシステムにおいて、光学タップは、好適には、受動的な光学ビームスプリッタである。]
[0020] 次に図1Bを参照すると、図1B内において、本発明の一実施形態による、光相互接続システムを介して伝達可能に結合された構成要素か、メモリシステムか、又はサブシステムにおける、1つの例示的なコンピュータシステム101のブロック図が示されている。コンピュータシステム101は、第1のメモリデバイス106の第1のバンク104と、第2のメモリデバイス110の第2のバンク108とに接続されたメモリコントローラ102を含む。メモリコントローラ102は、プロセッサのような他の機能を有する集積回路内に含まれ得るか、或いは、他の集積回路(図示せず)とインターフェースすることができるか、或いは、それらの組み合わせとすることができる。メモリコントローラ102はまた、電気から光への(E/O)変換と、光から電気への(O/E)変換とを実施することもできる。] 図1B
[0021] 例示的な目的のために、コンピュータシステム101が、メモリコントローラ102及び第1のメモリデバイス106と共に示されているが、コンピュータシステム101は、他の処理ユニットか又はインターフェースデバイスのような異なる機能の他のデバイスを有することもできるということが理解されよう。例示的な目的のためにまた、メモリコントローラ102か、第1のメモリデバイス106か、又はそれらの組み合わせには、イントラ・チップ光相互接続を含めることができる。異なる一例として、複数の第1のメモリデバイス106は、互いに異なるものとすることができ、及び全ての第1のメモリデバイス106が、ほぼ同じタイプの機能を実施することができるとは必ずしも限らないか、或いは、ほぼ同じ技術で実施され得る。]
[0022] 第1のバンク104は、メモリコントローラ102から、複数の第1のメモリデバイス106へと、及び該複数の第1のメモリデバイス106を介してメモリコントローラ102へと戻す伝達のための光学導波路のような第1の光相互接続112を含む。例示的な目的のため、コンピュータシステム101は、メモリコントローラ102及び第1のメモリデバイス106を接続する第1の光相互接続112と共に示されている。この実施形態において、第1の光相互接続112は、互いに反対方向における伝達経路を提供する単一方向性の光相互接続(例えば、進入及び退出、ノースバウンド及びサウスバウンド、など)と共に形成されている。一例において、異なる光学導波路が、各方向ごとに用いられ得る。メモリコントローラ102か、又は複数の第1のメモリデバイス106のうちの1つが、該複数の第1のメモリデバイス106のうちの別のものと伝達し合う。該別のものは、前者の第1のメモリデバイス106に対して(第1の光相互接続112内のそれぞれの光学ストリームに沿って受け取った情報を通過させる複数の第1のメモリデバイス106間において)そばに物理的に隣接していない。]
[0023] 異なる一例として、第1の光相互接続112はまた、メモリコントローラ102と、第1のメモリデバイス106との間において、単一双方向性光路を介して、双方向の伝達を提供することができる。一例において、このことを、ブロードキャスティングのために用いられる少なくとも1つの波長と、受信のための少なくとも更なる波長とを有した様々な波長の利用を通じて行うことができる。]
[0024] 光相互接続システム100内の各光学タップ116ごとの反射率と透過率との間の比率関係は、メモリコントローラ102及び第1のメモリデバイス106が、所定の通信信頼度を達成することができるように、及び、電力消費を最小化するために、コンピュータシステム101内において設定される。コンピュータシステムの一例において、<10−12のビットエラーレート(BER)は、所定の通信信頼度のための許容可能な測定基準(メトリック)を満たす。光学レシーバ感度が、所与のビットエラーレートのために必要とされる最小平均光電力を決定するために使用され得る。10Gb/sにおける約−17dBm(20マイクロワット)の光学レシーバ感度が、実証されており、一方で、−15dBm(32マイクロワット)が、BER<10−15についてより標準的である。]
[0025] 第1の光相互接続112上における光速か又は光速に近い送信には、上述の故障検出を確実に実施するための課題が設置(設定)される。例えば、メモリコントローラ102は、第1の光相互接続112の物理的な長さと、光の速度と、第1の光相互接続112の同じチャンネル上において第1のメモリデバイス106の各々から戻ってくるデータを区別するために必要とされる精度とを考慮する第1のメモリデバイス106間の渡り(フライト)のデルタ時間についての約150〜160ピコ秒のインクリメント(増分)を識別することが必要とされ得る。しかしながら、これらのインクリメントは、典型的には、より少ないか、又は幾つかのケースでは、各ドライバごとの(出力するクロックの)出力不確実性の半分である。]
[0026] インクリメントと、上述の出力不確実性との間の差異を軽減するために、各転送ごとにセンダが既知である場合には、第1の光相互接続112の各チャンネル上にトレーニングパターンが使用され得る。それによって、受け取られるデータのタイミングを調整することができる。従って、タイミング調整技法を用いてメモリコントローラ102内において該タイミングが調整され得る。確立された該タイミング関係によって、通常のデータ転送を、第1の光相互接続112上において開始することができる。第1のメモリデバイス106のオーバクロックを潜在的に可能にする第1のメモリデバイス106の通常の動作周波数を超えて、該タイミング調整が、第1の光相互接続112の最大動作周波数を増加させる可能性がある。]
[0027] メモリデバイス106の各々の電力が分配され、及びメモリコントローラ102が、所定電力を受け取ることとなるように、各光学タップ116ごとの反射率と透過率との間の比率関係が決定される。該所定電力は、ほぼ同じ量の電力とすることができ、所定の通信信頼度が保証される。典型的には、光学タップ比率は、ターゲットシステムのレイトレースモデリングを用いて、決定されることとなり、システムについての通信信頼度の測定基準(メトリック)が満足させられ、及び電力消費が最小化させられる。該比率に加え、レーザ電力、光学レシーバ感度、光源とレシーバとの間の光学距離、光路の損失特性が、レイトレースモデリングにおいて相当される他の考慮事項の例である。一例において、光相互接続システム100をモデル化するために、所望の通信信頼度の測定基準(メトリック)が達成されるまで、様々な考慮事項を調整する反復アルゴリズムが用いられる。次いで、ターゲットコンピュータシステム(例えば、101)の製造中に及び/又は組み立て中に光学タップについての比率が設定されることとなる。幾つかの例において、コンピュータシステム内の特定素子間の電力利用又は分配をもたらす光学素子の幾つかの調整を、システムの動作中に行うことができる。例えば、光学的に相互接続されたコンピュータシステム101に、所定の通信信頼度と電力消費との間のバランスを確立するために、メモリコントローラ102によって第1のメモリデバイス106間の伝達(通信)を調整させることを、複数の第1のメモリデバイス106のうちの1つの挿入か又は除去が、引き起こすことができる。]
[0028] 例示的な目的のために、コンピュータシステム101が、第1の光相互接続112を有するように示されているが、コンピュータシステム101は、光学的及び電気的なような他の相互接続を有することもできるということが理解されよう。例示的な目的のためにまた、コンピュータシステム101が、メモリコントローラ102及び第1のメモリデバイス106を有するように示されているが、コンピュータシステム101が、第1の光相互接続112に接続可能か又は接続不可能な他の構成要素(図示せず)か又は部品(図示せず)を有することもできるということが理解されよう。]
[0029] 同様に、第2のバンク108は、メモリコントローラ102から、複数の第2のメモリデバイス110へと、及び該複数の第2のメモリデバイス110を介してメモリコントローラ102へと戻す伝達のための光学導波路のような第2の光相互接続114を含む。光学タップ118は、メモリデバイス110を第2の光相互接続114に光学的に結合させる。第1のバンク104及び第1の光相互接続112について記載された機能、属性、及び特徴は、第2のバンク108及び第2の光相互接続114にもあてはまる。同様に例示的な目的のために、第2のバンク108は、第1のバンク104内の第1のメモリデバイス106と同じ数の第2のメモリデバイス110が図示されているが、第1のバンク104と第2のバンク108とは、任意の数のメモリデバイスを有することができ、及び、同数でなくても良いということが理解されよう。]
[0030] コンピュータシステム101は、第1のバンク104と第2のバンク108とを、多くのやり方において利用することができる。例えば、第1のバンク104及び第2のバンク108は、追加される性能のために、累積的なメモリ容量を提供することができるか、ストライプのメモリを提供することができるか、又は耐障害性メモリアーキテクチャのために、冗長の及びフェイルオーバ(障害迂回)メモリを提供することができる。]
[0031] 第1のメモリデバイス106及び第2のメモリデバイス110は、そのそれぞれの光学タップ116、118に対する信号について電気から光への(O/E)変換とその逆の変換とを実施するためのデバイスに接続されるか又は該デバイスを含む。該タップ116、118は、光学信号を、所定の光電力でそれぞれ第1の光相互接続112及び第2の光相互接続114に結合する。]
[0032] 次に図2を参照すると、図2内において、光学的に相互接続されたコンピュータシステム101の一部の等角図が示されている。該等角図は、プリント回路基板のようなキャリア202上に実装されたメモリコントローラ102を表している。メモリコントローラ102は、第1の光相互接続112を通じて、第1のバンク104の複数の第1のメモリデバイス106と接続する。例示的な目的のために、等角図は、第1のバンクを示しているが、該等角図が第2のバンク108を示すこともできるということが理解されよう。] 図2
[0033] 図1内において述べたように、第1の光相互接続112は、メモリコントローラ102から、複数の第1のメモリデバイス106へと、及び該複数の第1のメモリデバイス106を介してメモリコントローラ102へと戻す伝達(通信)を提供する。第1の光相互接続112は、ノースバウンド光相互接続のような進入光相互接続204を、及び、サウスバウンド光相互接続のような退出光相互接続206を、伝達(通信)にもたらす。「進入」及び「退出」の用語は、メモリコントローラ102に対してのものである。進入光相互接続204は、コマンドか、データか、又はステータスなどの情報を、メモリコントローラ内へと運ぶ。退出光相互接続206は、コマンドか、データか、又はステータスなどの情報をメモリコントローラから運び出す。]
[0034] 例示的な目的のために、光学的に相互接続されたコンピュータシステム101が、進入光相互接続204及び退出光相互接続206を伝達(通信)にもたらす第1の光相互接続112と共に記載されているが、第1の光相互接続112は、各方向における伝達(通信)についての進入光相互接続204及び退出光相互接続206を専用にすることなく、伝達(通信)をもたらすこともできるということが理解されよう。]
[0035] 例えば、第1の光相互接続112は、「進入」光通信と「退出」光通信との両方に、同じ光学導波路経路を用いて、第1のメモリデバイス106とメモリコントローラ102との間の伝達を提供することができる。このことは、「進入」伝達のために使用される1つか又は複数の所定波長と、更に、「退出」伝達のために使用される1つか又は複数の所定波長とを有した所定の光学波長によって達成される。]
[0036] 一例として、光から電気への(O/E)変換と、電気から光への(E/O)変換とをメモリコントローラ102が実施することとなるような電気的な相互接続(図示せず)を、該メモリコントローラ102が含む。メモリコントローラ102は、幾つかのマイクロ光学部品を好適には介して進入光相互接続204に接続された、光ダイオードのようなコントローラ光検出器208と、幾つかのマイクロ光学部品を好適には介して退出光相互接続206に接続された、レーザのようなコントローラ光源210とを含む。例示的な目的のために、メモリコントローラ102は、第1の光相互接続112に対するそのインターフェースにおいてO/E変換とE/O変換とを実施するように記載されているが、O/E変換とE/O変換とを実施することなく、第1の光相互接続112を光学的な接続に、メモリコントローラ102が提供することもできるということが理解されよう。]
[0037] 第1のメモリデバイス106は、進入光相互接続204及び退出光相互接続206との接続を確立するキャリア202に接続されたプラグインカードである。]
[0038] 第1のメモリデバイス106の各々は、メモリデバイス212を含む。該メモリデバイス212は、光ダイオードのようなメモリ光検出器214と、レーザダイオードのようなメモリ光源216とに結合される。メモリ光検出器214とメモリ光源216とが、ドット線によって図示されている。該ドット線は、メモリ光検出器214とメモリ光源216とが、この例において、第1のメモリデバイス106内に含まれないが、第1のメモリデバイス106に接続されているということを表している。他の実施例では、それらを、メモリデバイス内に含めることができる。]
[0039] メモリ光検出器214は、退出光相互接続206と接続する。メモリ光源216は、進入光相互接続204と接続する。例示的な目的のため、第1のメモリデバイス106は、メモリデバイス212に対してO/E変換とE/O変換とを実施するように記載されているが、第1のメモリデバイス106は、そのような変換を実施しないことも可能であるということが理解されよう。例えば、メモリデバイス212は、第1の光相互接続112と接続する光学インターフェースを提供することができる。]
[0040] 一例において、第1のメモリデバイス106は、メモリデバイス212とメモリ光検出器214との間と、メモリデバイス212とメモリ光源216との間において、電気的なインターフェースを介して取り付けられる。このケースでは、メモリ光検出器214とメモリ光源216とが、第1の光相互接続112と共にキャリア202上に実装され得る。]
[0041] メモリデバイス212には、多くのメモリ技術を含めることができる。例えば、メモリデバイス212には、ダイナミックランダムアクセスメモリ(DRAM)か又はスタティックランダムアクセスメモリ(SRAM)のような揮発性のランダムアクセスメモリ(RAM)を含めることができる。別の例として、メモリデバイス212には、不揮発性ランダムアクセスメモリ(NVRAM)か又は読み出し専用メモリ(ROM)のような不揮発性メモリを含めることができる。]
[0042] メモリコントローラ102は、コマンドか、データか、又はステータスなどの情報を、退出光相互接続206上において、第1のメモリデバイス106に対してブロードキャストするか又はマルチキャストする。退出光相互接続206は、ブロードキャスト情報を複数の第1のメモリデバイス106に搬送し、及び該複数の第1のメモリデバイス106を介して、退出光相互接続206の末端に接続された最後の第1のメモリデバイス106へと搬送する。送信する第1のメモリデバイス106とメモリコントローラ102との間において、複数の第1のメモリデバイス106を介して、進入光相互接続204上の情報を第1のメモリデバイス106の各々が送信することができる。]
[0043] 所定の通信信頼度を達成するための、及び、電力消費を最小化するための調整の別の例として、より詳細に後述されることとなるように、複数の第1のメモリデバイス106の通過機能を調整することができる。別の例では、メモリ光源216は、複数の第1のメモリデバイス106に電力を分配することによって、及び、複数の第1のメモリデバイス106との退出光相互接続206の光学特性について、実装又は調整され得る。更に別の例において、メモリ光源216は、好適には、メモリコントローラ102に対する伝達(通信)のために実装されるか又は調整される。更に別の一例では、メモリデバイス212は、光学的に相互接続されたメモリシステム101の電力消費を更に低減させる、複数の第1のメモリデバイス106の各々の中における短距離の電気通信のために実装され得るか又は調整され得る。]
[0044] 次に図3を参照すると、図3内において、図2の線3--3に沿った、光学的に相互接続されたメモリシステム101の断面図が示されている。該断面図は、キャリア202上に実装されたメモリコントローラ102を表している。複数の第1のメモリデバイス106の各々は、コネクタ302内に挿入されている。該コネクタ302は、キャリア202上に実装されている。] 図2 図3
[0045] 退出光相互接続206は、第1の光学タップ304、第2の光学タップ306、第3の光学タップ308、及び第4の光学タップ310を介して、メモリコントローラ102を、複数の第1のメモリデバイス106に接続する。これら光学タップのうちの1つは、コネクタ302下にある。この実施例において、第1の光学タップ304は、メモリコントローラ102から退出光相互接続206によって最初に横切られる光学タップであり、第4の光学タップ310はその最終の光学タップである。]
[0046] 光学タップの連鎖(チェーン)は、調整されるか又は調整可能である。それによって、メモリコントローラ102からの光学エネルギーが、更に詳細に後述されるように、第1の光学タップ304〜第4の光学タップ310によって、複数の第1のメモリデバイス106に分配(分散)されることとなる。例示的な目的のため、光学タップのうちの1つが、コネクタ302の下に記載されているが、それら複数の光学タップをコネクタ302内に含めることもできるということが理解されよう。システム100についての光学タップの数は、レシーバ感度と、メモリコントローラ102からの入力光電力とに部分的に依存する。例えば、1mWの入力電力と、—13dBmのレシーバ感度とを有した8つの光学タップが実現可能である。]
[0047] 図2におけるメモリ光検出器214及びメモリ光源216は、好適にはそのマイクロ光学部品と共に、コネクタ302に含まれる。図2におけるメモリ光検出器214及びメモリ光源216を、一例として、コネクタ302の代わりにキャリア202上に実装することもできる。] 図2
[0048] 光学的に相互接続されたコンピュータシステム101は、プリント回路基板のような更なるキャリア(図示せず)上に実装されたキャリア202と共に実現され得る。図2における第1のメモリデバイス106、メモリコントローラ102、光学タップ116、及び第1の光相互接続112を有するキャリア202は、サブシステムか、ドーターカードか、又はメザニン型(中2階)カードとして提供され得り、電気的か又は光学的なインターフェースのような所定のインターフェース(図示せず)を介してコンピュータシステムの残り(例えば、プロセッサ及びバス)とインターフェースする。] 図2
[0049] 次に図4を参照すると、図4内において、複数の第1のメモリデバイス106のうちの1つの第1のメモリデバイス106及び第1の光学タップ304のより詳細な断面図400が示されている。該より詳細な断面図400は、図2のメモリコントローラ102からの第1の入力光402の経路内の第1の光学タップ304を表している。] 図2 図4
[0050] 45°の角度などの角度404における第1の光学タップ304は、可変P0として示される第1の入力光402を分割(分光)する。R1の反射率とT1の透過率とを有した第1の光学タップ304は、第1の入力光402の一部を、コネクタ302内に挿入された複数の第1のメモリデバイス106のうちの1つに反射させ、該反射部分は、可変Pr=P0*R1として示される第1の反射光406である。第1の光学タップ304を通過する第1の入力光402の一部は、図3の第2の光学タップ306〜図3の第4の光学タップ310に透過される。光学タップの数は、レシーバ感度と、第1の入力光402すなわちP0の電力によって制限され得るということが理解されよう。] 図3
[0051] 前記透過される一部は、可変Pt=P0*T1として示される第1の透過光408である。第1の光学タップ304は、以下の関係の、すなわち、P0=Pr+Pt+損失(ロス)の光学特性を提供する。該「損失(ロス)」には、第1の光学タップ304からと、退出光相互接続206内の光路からの光学損失を含めることができる。理想的には、該損失は、R1+T1〜1となるように、できるだけ少ないまま維持されるべきである。]
[0052] 光相互接続システム100は、P0か、Prか、Ptか、又はこれらの組み合わせを設定することよってか又は調整することによって調整されるか又は調整可能である。例えば、第1の光学タップ304を有するコネクタ302がポピュレートされていない場合には、第1の光学タップ304は、Prの寄与を最小化するようにか又はゼロ(零)にするように調整され得る。このことによって、メモリコントローラ102が、第1の入力光402のエネルギーを低減させることが可能になることとなり、それによって、図3のコンピュータメモリシステム101の電力消費が低減させられることとなる。] 図3
[0053] 追加的には、第1の光学タップ304〜第4の光学タップ310の光学タップを、個別に及び一括で、設計するか又は調整することができる。これにより、受け取る電力の同量を、複数の第1のメモリデバイス106の各々に対して提供している間、光学メモリシステム101の電力消費が最小化されるか又は低減され、その結果として、所定の通信信頼度か又はBERがもたらされる。このことは、図2の第1の光相互接続112を有した、且つ、図5内において更に記載されることとなる光学タップ間の光学特性の段階的な関係か又は比率関係を有した光学タップの光学特性を設計することによって達成され得る。] 図2 図5
[0054] 更にまた、メモリ光検出器214のようなO/E電子回路の感度によって最小電力消費が決定される。例えば、第1の入力光402からの所与の光電力、及び、メモリ光検出器214内の所与のレシーバ感度について、多くの光学的なファンアウトを決定することができるか又は計算することができる。光学的に相互接続されたコンピュータシステム101の電力消費は、コネクタ302がポピュレートされていない時には、メモリ光検出器214のようなO/E電子回路をアクティブな状態にしないことによってか或いは電力供給しないことによって、更に低減され得る。]
[0055] 第1の光学タップ304、並びに、その他の光学タップを、多くのやり方において調整することができる。例えば、光学的に相互接続されたメモリシステム100は、非ポピュレートされた第1の光学タップ304の位置においてコネクタ302を有するよう構成され得る。このケースでは、第1の光学タップ304もまた、非ポピュレートされ得る。別の例では、第1の光学タップ304の角度404を調整して、反射される電力Prを低減させるか又はゼロ(零)にすることができる。このことにはまた、第1の光学タップ304が、第1の入力光402の光路内には無いこととなるように、角度404を調整することを含めることができる。]
[0056] 更に別の例において、第1の光学タップ304並びに他の光学タップの角度404は、コネクタ302内の第1のメモリデバイス106のうちの1つの機械的な挿入によって影響が及ぼされ得る。該挿入が、第1の光学タップ304の角度404を、第1の入力光402の光路内となるよう調整することとなる。ポピュレートされていないコネクタ302が、第1の光学タップ304を第1の入力光402の光路から排除するようにか、或いはPrを最小化するように角度404を提供する。第1の光学タップ304の角度404の調整が、第1の光学タップ304による位置がポピュレートされているか又はされていないかどうかをメモリコントローラ102に通知する。この通知によって、メモリコントローラ102が、第1の入力光402のエネルギーを調整することを可能にすることができる。]
[0057] 角度404を、多くのやり方において調整することができる。例えば、コネクタ302には、コネクタ302内に複数の第1のメモリデバイス106のうちの1つを接続する及びホールドするために用いられ得るロッキングアームのような調整デバイス410を含めることができる。調整デバイス410の位置か又は設定によって、第1の光学タップ304の角度404が設定されることが可能になり、及び、メモリコントローラ102に対して適切な通知がもたらされることが可能となる。調整デバイス410は、好適には、光路内には無い。改変した一例において、調整デバイス410は、角度404を変更させないことが可能であり、その代わりに、スライドのように、光路から第1の光学タップ304を排除させることができる。]
[0058] メモリコントローラ102に対する通知の一例には、挿入された位置における調整デバイス410を含めることができ、該調整デバイス410が、アースなどの基準電圧を、メモリコントローラ102の入力に対して設定する。非ポピュレートされた位置における調整デバイス410は、異なる基準電圧を、挿入された位置においてメモリコントローラ102の入力に対して設定することができるか、或いは、メモリコントローラ102に対する基準入力を浮かせることができる。]
[0059] 調整デバイス410を、他のやり方において実現することができる。例えば、調整デバイス410には、微小電気機械システム(MEMS)か、又は光学タップの電気的に制御された反射率を含めることができる。調整デバイス410には、例として、機械的な構造か、電気的な構造か、又はそれらの組み合わせを含めることもでき、それらはソフトウェアか又はファームウェアと協働させられ得る。]
[0060] 図3の第1の光学タップ304、並びに、第2の光学タップ306、第3の光学タップ308、及び第4の光学タップ310を、多くのやり方において実現することができる。例えば、第1の光学タップ304、並びに、その他の光学タップを、所定量の反射率、透過率、及び既知の光損失をもたらすための適合可能な光学被覆を有したペリクルビームスプリッタによって実現することができる。入力偏光の関数として、反射率/透過率の間の任意の差異を最小化するために、好適には、使用されるビームスプリッタ光学被膜は、非偏光であるべきである。ペリクルビームスプリッタは、ゴーストの発生(ゴースティング)か又はビームのウォークオフ問題を最小化させるか又は排除する。別の例として、第1の光学タップ304、並びに、その他の光学タップを、三角形か又はダイヤモンド形状などの様々な幾何学的構成の及び様々なサイズの光学スキャッタか又は光学スプリッタによって実現することができる。別の例として、第1の光学タップ304を、所望の光を反射する及び透過するサブ波長金属構造によって実現することができる。反射率と透過率の量を、非金属化領域に対する金属化領域の「フィルファクタ(充填率)」によっておおよそ推定することができる。] 図3
[0061] 第1の入力光402の反射部分は、メモリ光検出器214に伝送される。メモリ光検出器214は、光学的に反射された光を、メモリデバイス212のための電気的な信号に変換する。]
[0062] 前述のように、第1の光相互接続112は、「進入」と「退出」との両方の光学的な伝達に、同じ光学導波路経路を用いて伝達(通信)をもたらすことができる。このことは、「進入」伝達のために使用される1つか又は複数の所定波長と、更には、「退出」伝達のために使用される1つか又は複数の所定波長とを有した、所定の光学波長によって達成される。第1のメモリデバイス106内において、ダイクロイックフィルタのような波長選択素子(図示せず)が、伝達(通信)の方向を分離させることができ及び識別することができる。光学タップが、該波長選択素子よりも前に先行して置かれる。]
[0063] 次に図5を参照すると、図5内において、図3内に具現化されたような光相互接続システム100の例示的な電力分配(配電)における1つの例示的な図が示されている。該例示的な図は、第1の光学タップ304〜第4の光学タップ310の比率関係についての1つの例示的な電力分配(配電)を表している。電力値は、多くの理由によって異なる可能性がある。例えば、電流値は、光学的なファンアウト数か、データレートか、光路距離か、光学タップの光学特性か又はこれらの組み合わせに起因して異なる可能性がある。この例における電力値は、四捨五入されており、従って、それらは概略値である。追加的には、あるタップが、他のタップと同量の電力を、例えば100マイクロワット(μW)を、取り除くという話の場合には、リンクの量(バジェット)によって決定されたような許容可能な許容範囲レベル内における100(μW)からの軽微な変更があり得るということが理解されよう。] 図3 図5
[0064] 前記例示的な図は、第1の光学タップ304に対して第1の入力光402として、1ミリワット(mW)の光エネルギーを、退出光相互接続206のうちの1つの中へと出力している、図3のメモリコントローラ102を表している。第1の光学タップ304は、0.1の反射率〜0.9の透過率におけるその比率電力分割関係に従って、第1の入力光402を、第1の反射光406において反射する100(μW)と、第1の透過光408において透過する900μWとに分割(分光)する。第1の透過光408は、100μWの電力損失で通過させられた、メモリコントローラ102からのブロードキャスト信号を表す。] 図3
[0065] この例を継続すると、第2の光学タップ306は、第1の光学タップ304からの、第1の透過光408内の900μWが入力される。第2の光学タップ306は、0.111の反射率〜0.889の透過率におけるその比率電力分割関係に従って、第1の透過光408を、第2の反射光502において反射する100マイクロワット(μW)と、第2の透過光504において透過する800μWとに分割(分光)する。第2の透過光504は、200μWの電力損失で通過させられた、メモリコントローラ102からのブロードキャスト信号を表す。]
[0066] 第3の光学タップ308は、第2の光学タップ306からの、第2の透過光504内の800μWが入力される。第3の光学タップ308は、0.125の反射率〜0.875の透過率におけるその比率電力分割関係に従って、第2の透過光504を、第3の反射光506において反射する100μWと、第3の透過光508において透過する700μWとに分割(分光)する。第3の透過光508は、300μWの電力損失で通過させられた、メモリコントローラ102からのブロードキャスト信号を表す。]
[0067] 第4の光学タップ310は、第3の光学タップ308からの、第3の透過光508内の700μWが入力される。第4の光学タップ310は、0.143の反射率〜0.857の透過率におけるその比率電力分割関係に従って、第3の透過光508を、第4の反射光510において反射する100μWと、第4の透過光512において透過する600μWとに分割(分光)する。第4の透過光510は、400μWの電力損失で通過させられた、メモリコントローラ102からのブロードキャスト信号を表す。この例では、100μWが、信頼可能な通信リンクを維持するために必要とされる最小電力として例示的に用いられている。この例では、ブロードキャスト信号か又はマルチキャスト信号によって、信号伝搬の方向における光学タップの比率関係が、第1の光学タップから最終光学タップへと、反射率において増加し、透過率において減少する。]
[0068] 第4の光学タップ310からの第4の透過光512における600μWは、より多くの光学タップとより多くのメモリデバイスとが、退出光相互接続206の光路内に含まれ得るということを暗に示す。その一方で、第4の光学タップ310からの第4の透過光512における600μWは、約100μWにおける第4の反射光510で、第4の光学タップ310を通る第4の透過光512が、ゼロ(零)か又はほぼゼロ(零)であることとなるように、第1の入力光402のエネルギーを低減させることが可能である。]
[0069] 最小電力消費を達成させるための、及び、通信信頼度の測定基準(メトリック)を満足させるための一例において、第1の光学タップ304〜第4の光学タップ310の光学タップの各々における反射される部分と透過される部分とが、該反射される部分の各々において必要とされるエネルギーを提供することとなる一方で、十分な電力がその光学タップ連鎖(チェーン)の残りに透過されることとなるように、光相互接続システム100が調整され得る。]
[0070] 例えば、第4の光学タップ310が、退出光相互接続206内における最終的な光学タップである場合には、第4の透過光512がほぼゼロ(零)となることとなるように、光相互接続システム100が調整されるか又は設計される。追加的には、この例に関して、電力消費の更なる低減のために、図示された1mWよりも、より低い電力を出力するために、図2のコントローラ光源210が調整され得る。] 図2
[0071] リターン経路の図に関して、図3の複数の第1のメモリデバイス106のうちの1つが、コマンドか、データか、又はステータスなどの情報を、複数の進入光相互接続204のうちの1つの進入光相互接続204上においてメモリコントローラ102に伝送する。第1のメモリデバイス106の各々は、透過時には、1mWの光エネルギーを、そのそれぞれの光学タップに透過させるよう構成されている。この例では、リターン経路は、透過するメモリデバイス106に関して生成された信号によって横切られる各光学タップごとの反射される及び透過される信号を表している。第4の光学タップ310は、そのそれぞれのメモリデバイス106からの電気形式から変換されたデータを搬送する1mWの光信号513を受け取る。この光学タップ310についての0.143/0.857の反射率/透過率の比率と、光源信号の入射の方向とに従って、該1mWの受け取られた光源信号は、分割されて、反射率電力部分の0.143を143μWとして受け取る光学信号532が生成され、該分割から、該信号が、進入光相互接続204のうちの1つにそらされるか又は反射させられ、及び、透過率電力部分の0.857、すなわち857μWを受け取る信号515がドロップさせられる。逆に言うと、この電力をドロップさせることの代わりに、リターンデータを別の光学相互接続バスにブロードキャストするために、それを用いることもできる。光学タップ308において、光相互接続上において受け取られた143μWの反射させらた信号を、該光学タップ308が、その電力比率関係に従って分割し、その結果、143μWの0.875、すなわち125μWの透過信号518が光相互接続経路204上において通過されることとなるようにする一方で、143μWの0.125、すなわち、17.9μWの反射信号516が、異なる光路に導かれて、このケースではドロップさせられることとなるようにする。同様に、光学タップ306は、タップ308からの電力125μWを有する透過信号518を光相互接続上において受け取って、0.111/0.889のその電力比率関係に従って、該信号518を分割して、その結果、125μWの0.889、すなわち111μWを有する透過信号524が、光相互接続経路204上を通過させられることとなるようにする一方で、125μWの0.111、すなわち13.9μWを有する反射信号522が、異なる光路に導かれて、このケースではドロップさせられることとなるようにする。更にまた、光学タップ304は、光学タップ306からの111μWの透過信号524を光相互接続を介して受け取って、0.1/0.9のその比率関係に従って、それを分割して、その結果、111μWの0.9、すなわち100μWの透過信号530が、メモリコントローラ102の光学レシーバに対して光相互接続上を通過させられることとなるようにする一方で、111μWの0.1、すなわち11μWのその他の反射信号528が、異なる光路に導かれて、ドロップさせられることとなるようにする。リターン経路内において、光学タップは、デバイスのうちの1つから、メモリコントローラデバイスなどの特定のターゲットデバイスへと生成される信号に、反射率を減少させ、及び、透過率を増加させる、ある比率関係を提供する。] 図3
[0072] この例において、第3の光学タップ308が、リターン経路上においてメモリコントローラ102に対して信号を送る構成要素に結合された場合(例えば、読み出しデータが送られた場合)には、第3の光学タップ308は、そのセンダ構成要素のために光源から1mWの光信号を受け取る。この入力光路に関して、反射される光信号は、125μWとなることとなり、及び、リターン光路上において送られることとなる一方で、875μWの透過信号が、ドロップされることとなる。光学タップ306及び304は、その反射された125μW信号を、上記の例におけるように、125μWの透過された光信号518をそれが処理したのと同様の手法において処理することとなる。]
[0073] この例において、第2の光学タップ306が、リターン経路上においてメモリコントローラ102に対して信号を送る構成要素に結合された場合(例えば、読み出しデータが送られた場合)には、第2の光学タップ306は、そのセンダ構成要素のために光源から1mWの光信号を受け取る。この入力光路に関して、反射される光信号は、111μWとなることとなり、及び、リターン光路上において送られることとなる一方で、889μWの透過信号が、ドロップされることとなる。光学タップ304は、その反射された111μW信号を、上記の例におけるように、111μWの透過された光信号524をそれが処理したのと同様の手法において処理することとなる。]
[0074] この例において、第1の光学タップ304が、リターン経路上においてメモリコントローラ102に対して信号を送る構成要素に結合された場合(例えば、読み出しデータが送られた場合)には、第1の光学タップ304は、そのセンダ構成要素のために光源から1mWの光信号を受け取る。この入力光路に関して、反射される光信号は、100μWとなることとなり、及び、リターン光路上においてメモリコントローラ102に送られることとなる一方で、900μWの透過信号が、ドロップされることとなる。]
[0075] 図示されているように、光学タップの各々の反射率と透過率の値は、第1の入力光402をブロードキャストすることのために用いられようとも、或いは、メモリコントローラ102に戻すリターン経路のために用いられようとも、全く同一である。]
[0076] 第1の光学タップ304から第4の光学タップ310までに、増加する反射率と減少する透過率とを有した比率関係を有し、且つ、所定の反射された出力を光学タップの各々から出力する、光学タップとして、図3の第1の光相互接続112は記載されている。この例において、光学タップの各々から反射される出力は、退出方向においてほぼ同じであり、進入方向において最終出力と同じである。] 図3
[0077] 次に図6を参照すると、図6内において、本発明の一実施形態による、光学的に相互接続されたコンピュータシステム構成要素間の伝達のための方法600のフローチャートが示されている。この方法を、上述のシステム実施形態の1つか又は複数によって使用することができる。方法600は、第1のタップの電力比率関係に従って、信号が経路上において一方向に伝搬する光学データ伝達経路から受け取った信号から、第2のタップ(例えば308)と同量の電力を、第1のタップ(例えば310)が除去することを含む(602)。代替的には、該タップは、同じ最小量の電力を除去することができるが、幾つかのデバイスがより全体的な電力を受け取る状態の更なるバリエーションもあり得る。第1のタップは、光学データ伝達経路上において、ブロードキャスト信号の残りを、第2の電力を有した光学信号として通過させ、該第2の電力もまた、第1のタップの電力の比率関係によって決定される(604)。図3の例の中に示されているように、電力比率関係は様々である。光路上のタップを信号が受動的に通過すると、ますます多くの電力が失われるので、各タップにおいて受け取られる電力は異なる。従って、各構成要素ごとの光学レシーバか又は光検出器についての最小電力要件を得るために、各タップにおける電力比率は、センダのブロードキャストするか又はマルチキャストするデバイスからそれが受け取る信号から、異なる割合の電力を引き出す。該方法は、第1のタップの同じ比率関係に従って、反対方向に伝搬する、光学データ伝達経路から受け取った通過信号から、第2のタップとは異なる量の電力を、第1のタップが除去することを更に含む(606)。各タップにおける該比率関係は、送り先コンピュータシステム構成要素のための光学レシーバが、センダコンピュータシステム構成要素のためにどの光源が信号を生成したかとは無関係な該信号において、同量の電力を受け取るというようなものである。] 図3 図6
[0078] 図7Aは、進入光学信号と退出光学信号とを搬送する光路と交差する単一光学タップの一例の図であり、この例は、退出光学信号を分光することを示している。この実施形態を、本発明における1つか又は複数の実施形態内において用いることができる。光学ビームスプリッタ702が、光相互接続704内へとある角度で挿入されている。これを、例えば、中空金属導波路などの光パイプによって実現することができる。これらの光パイプは、該パイプの内側上に金属被膜を有した中空パイプであり、該パイプは、損失が低い状態で光を導き、光学タップが、カッティングスロットによってそれらの中へと挿入され得る。この例において、光相互接続704は、退出光学信号706を搬送する。例えば、そのようなある装置が、光学的に相互接続されたメモリシステムと共に使用されるために適合可能である。図内において、光学ビームスプリッタが、約45度の角度で挿入されている。ビームスプリッタ702は、ペリクルビームスプリッタとすることができ、光相互接続704は、中空金属導波路として実現され得る。退出経路内において、反射光710が、光学的に結合されたメモリデバイス(図2及び図3を参照)のための光学レシーバに対して送られ、透過率の値に比例した電力を有した光が、次の光学タップによって受け取られることとなるために通過させられる。] 図2 図3 図7A
[0079] 図7Bは、進入光学信号と退出光学信号とを搬送する光路と交差する単一光学タップの一例の図であり、この例は、進入光学信号を分光することを示している。この実施形態を、本発明における1つか又は複数の実施形態内において用いることができる。リターン経路上において、(例えば、図5Bにおいて説明されたようなメモリデバイスの光源からの)入力光709が、透過率の値に比例した電力を有する光712と、反射率の値に比例した電力を有する光714とに分割され、該光714は、リターン経路上の次の光学タップへと通過させられる。該光712は、基板716内に吸収させられることによってドロップされる。同様に、光相互接続上において受け取られる進入光学信号711が、光学タップ702によって分割される。これにより、透過率の値に比例した電力を有する光が、通過させられ(例えば714)、反射率の値に比例した電力を有する光がドロップさせられる(例えば712)。このようにして、リターン経路上において同じ光学タップが用いられる。この構成を用いて、図3の例において、ノースバウンドとサウスバウンドとの両方においてか又は進入導波路と退出導波路との両方において交差する進入方向及び退出方向について、それぞれ同じ光学タップが用いられる。メモリコントローラ102に対して最も近い第1のメモリデバイス106は、第1の光学タップ304を用いて、ノースバウンド経路とサウスバウンド経路との両方の光をタップ接続する。] 図3 図5B 図7B
[0080] 本発明の別の態様は、光学タップの各々から、所定の反射される出力を出力するブロードキャスト信号か又はマルチキャスト信号の伝搬方向において、第1の光学タップから最終的な光学タップまでの、増加する反射率と減少する透過率とを有した段階的な関係か又は比率関係を有した光学タップを、光相互接続に提供する。この例において、光学タップの各々からの該反射される出力は、退出方向においてほぼ同じであり、進入方向において最終出力と同じである。追加的には、光学タップは、デバイスのうちの1つから、メモリコントローラデバイスのような特定のターゲットデバイスに生成された信号に、リターン経路内において減少する反射率と増加する透過率における比率関係を提供する。該比率関係が、第1の入力光からの所与の光学電力と、所与のレシーバ感度とを可能にさせる。多くの光学的なファンアウトを決定することができるか又は計算することができ、所定の通信信頼度を保証することができる。代替的には、電力消費を最小化するために、所定の光学電力について、第1の入力光からの光学電力を低減させることができる。]
[0081] 本発明の実施形態を、特にメモリシステム内における問題に対処するために用いることができる。例えば、パラレルメモリバスを用いた一連のDRAMを有したバルクメモリDIMM技術における上述の典型的な例において、高速な光相互接続が、電気的なスケーリング問題を克服するスケーラビリティを高めるため、従って、データをはるかにより速く転送することができ、及び、電子システム上においてDIMMの最大数を著しく増加させることができる。広いパラレルバスを、狭いシリアルのポイント・ツー・ポイントのリンクに置換したFBDIMM技術を用いる例において、メモリコントローラが、更に、メモリデバイス(例えば106)に送られることとなる光学信号上に変調されているデータを更に電気的にシリアル化することができ、どのデバイスを、リターン経路から制御するかを仲裁することができる。しかしながら、光相互接続システムは、信号がブロードキャストか又はマルチキャストされ得る光学バスを提供する。従って、この例における各中間メモリバッファは、その関連付けられたDRAMからの意図されるか又は送られるデータについて、シリアルからパラレルへの変換と、その逆の変換とを実施することができるが、該メモリバッファは、近傍のバッファにデータを複製して転送することを必要としない。該近傍のメモリデバイスは、その上、ブロードキャスト信号を受け取る。従って、ホップス(hops)が、それらに伴って生じるレイテンシと共に回避される。]
[0082] 本発明は、特定の実施形態に関連して説明されてきたが、上記の説明を考慮して、多くの代替、修正、及び変形形態が当業者にとって明らかとなるであろうということが理解されよう。従って、含まれる特許請求の範囲内におさまる全てのそのような代替、修正、及び変形形態を包含することが意図される。本明細書内において、上述のあらゆる箇所に記載されたか、或いは、添付図面内に示された全ての事柄は、例示的な意味及び限定しない意味において解釈されるべきである。]
权利要求:

請求項1
コンピュータシステム構成要素(106)間における伝達のための光相互接続システム(100)であって、光学データ伝達経路(112)と、複数の光学タップ(116)であって、該光学タップの各々が、それぞれのコンピュータシステム構成要素(106)を、前記光学データ伝達経路(112)に光学的に結合させることからなる、複数の光学タップとを備え、前記光学タップ(116)の各々が、受け取った信号の電力を、それぞれの、反射率と透過率との間における電力比率関係に従って、第1の電力を有する光学信号(532)と、第2の電力を有する光学信号(532)とに分割し、及び、前記光学タップ(116)の前記比率関係が、共に合わせて、所定の通信信頼度の測定基準を、前記コンピュータシステム構成要素(106)間において前記光相互接続システム(100)を横切る信号に提供することからなる、光相互接続システム。
請求項2
反射率と透過率との間における異なる電力比率関係に従って電力を分割する異なる構成要素(106)に関連付けられた少なくとも2つの光学タップ(116)が存在する、請求項1に記載の光相互接続システム。
請求項3
前記所定の通信信頼度の測定基準が、最小ビットエラーレートである、請求項1に記載の光相互接続システム。
請求項4
前記光学データ伝達経路(112)が、1つか又は複数の中空金属導波路(112)を用いて実現される、請求項1に記載の光相互接続システム。
請求項5
前記光学データ経路(112)を介して伝達が行われる前記コンピュータ構成要素(106)のうちの少なくとも1つに関して画定された進入光路(204)及び退出光路(206)を、前記光学データ伝達経路(112)が含む、請求項1に記載の光相互接続システム。
請求項6
前記光学タップ(116)の各々が、前記光学データ伝達経路(112)から受け取ったブロードキャスト信号から、その電力比率関係に従って、ほぼ同量の電力を除去して、前記第1の電力を有する光学信号を生成し、該第1の電力を有する光学信号が、その関連付けられたコンピュータ構成要素に送られ、及び、前記光学タップ(116)の各々が、前記ブロードキャスト信号の残りを、前記第2の電力を有する光学信号として、前記光学データ伝達経路(112)上において通過させ、該第2の電力が、その電力比率関係によって決定されていることからなる、請求項1に記載の光相互接続システム。
請求項7
前記光学タップ(116)の各々が、受動的な光学タップ(116)である、請求項1に記載の光相互接続システム。
請求項8
光学的に相互接続されたコンピュータシステム構成要素(106)間の伝達のための方法であって、該コンピュータシステム構成要素(106)間の伝達のための光相互接続システム(100)内において用いられるために、該システム(100)が、光学データ伝達経路(112)と、複数の光学タップ(116)を含み、該光学タップ(116)の各々が、それぞれのコンピュータシステム構成要素(106)を、該光学データ伝達経路(112)に光学的に結合させ、該方法が、信号が一方向に伝搬する前記光学データ伝達経路(112)から受け取った信号から、第1のタップ(304)の電力比率関係に従って、第2のタップ(306)と同量の電力を、該第1のタップが除去して、第1の電力を有する光学信号を生成し、該第1の電力を有する光学信号は、その関連付けられたコンピュータ構成要素(106)に送られ、該第1のタップ(304)の電力比率関係は、該第2のタップ(306)の電力比率関係とは異なっており、前記光学データ伝達経路上において、ブロードキャスト信号の残りを、第2の電力を有する光学信号として前記第1のタップ(304)が通過させ、該第2の電力は、前記第1のタップ(304)の電力比率関係によって決定されており、及び、反対方向に伝搬する、前記光学データ伝達経路(112)から受け取った通過信号から、ある異なる量の電力を、前記第1のタップ(304)の同じ比率関係に従って、前記第1のタップ(304)が除去することを含み、前記光学タップ(116)の各々における前記比率関係は、送り先コンピュータシステム構成要素(106)のための光学レシーバが、センダコンピュータシステム構成要素(106)のためにどの光源(210)が信号を生成したかとは無関係な該信号において、同量の電力を受け取るようなものであることならなる、方法。
請求項9
前記比率関係が、前記光学タップ(116)間の所定の電力分配に基づくものであることからなる、請求項8に記載の方法(100)。
請求項10
前記一方向に伝搬する前記光学データ伝達経路(112)から受け取った信号が、ブロードキャスト信号か又はマルチキャスト信号であることからなる、請求項8に記載の方法(100)。
类似技术:
公开号 | 公开日 | 专利标题
US9697883B2|2017-07-04|Optical interconnect in high-speed memory systems
US7409491B2|2008-08-05|System memory board subsystem using DRAM with stacked dedicated high speed point to point links
CN100511475C|2009-07-08|半导体记忆模块
EP1872192B1|2012-09-12|Interconnection system
DE69730378T2|2005-08-18|Optisches System zum Platte zu Platte und Einheit-zu-Einheit Verbinden
KR100691583B1|2007-03-09|다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
Binkert et al.2011|The role of optics in future high radix switch design
TWI290244B|2007-11-21|A low latency optical memory bus
US8417071B2|2013-04-09|Data storage system, a modular printed circuit board, a backplane and a backplane component
JP3500844B2|2004-02-23|信号伝送バス及び信号処理装置
JP5280455B2|2013-09-04|3次元メモリモジュールアーキテクチャ
US9705630B2|2017-07-11|Optical interconnection methods and systems exploiting mode multiplexing
TWI497137B|2015-08-21|二維高密度光學連接器
US5416861A|1995-05-16|Optical synchronous clock distribution network and high-speed signal distribution network
US7548431B2|2009-06-16|Optically connectable circuit board with optical component| mounted thereon
CN1316374C|2007-05-16|具有传送高速数据路径和传送低速数据路径的存储模块、及具有该存储模块的存储系统
EP2310943B1|2015-04-08|Flexible and expandable memory architectures
JP4685486B2|2011-05-18|Odtを効果的に制御するメモリモジュールシステム
US7952944B2|2011-05-31|System for providing on-die termination of a control signal bus
EP1587112B1|2008-08-20|Buffered memory module with configurable interface width.
US10453517B2|2019-10-22|High capacity memory system using controller component
US20050166026A1|2005-07-28|Configurable width buffered module having switch elements
US9008510B1|2015-04-14|Implementation of a large-scale multi-stage non-blocking optical circuit switch
KR101549287B1|2015-09-01|메모리 네트워크 방법, 장치 및 시스템
US7379315B2|2008-05-27|Apparatus and methods for optically-coupled memory systems
同族专利:
公开号 | 公开日
CN101952756B|2014-08-20|
DE112008002756B4|2019-05-23|
JP5086440B2|2012-11-28|
US7925168B2|2011-04-12|
KR20100076025A|2010-07-05|
DE112008002756T5|2010-11-11|
KR101492576B1|2015-02-11|
CN101952756A|2011-01-19|
WO2009051755A1|2009-04-23|
US20090097851A1|2009-04-16|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
JPS631223A|1986-06-20|1988-01-06|Fujitsu Ltd|Optical bus system|
JP2006236388A|1997-06-27|2006-09-07|Renesas Technology Corp|メモリモジュール及びデータ処理システム|
JP2002062457A|1999-09-08|2002-02-28|Fuji Xerox Co Ltd|光信号伝達装置、光データバスシステム、及び信号処理装置|
JP2002131591A|2000-10-27|2002-05-09|Fuji Xerox Co Ltd|光信号伝達装置及び透光性媒体への光入射方法|
JP2003066281A|2001-08-22|2003-03-05|Ricoh Co Ltd|光コネクタ、光ダミーコネクタおよび光インタコネクション装置|
JP2004191443A|2002-12-09|2004-07-08|Fuji Xerox Co Ltd|光伝送装置および導光路の製造方法|JP2011503760A|2007-10-23|2011-01-27|ヒューレット−パッカードデベロップメントカンパニーエル.ピー.|3次元メモリモジュールアーキテクチャ|
JP2012231461A|2011-04-25|2012-11-22|Fujitsu Ltd|コヒーレント検出を用いるローカル光通信システム及び方法|
JP2014500646A|2010-10-27|2014-01-09|ヒューレット−パッカードデベロップメントカンパニーエル.ピー.Hewlett‐PackardDevelopmentCompany,L.P.|光マルチバスシステム用の受信機及び送受信機|US1832559A|1930-03-26|1931-11-17|Manford Schier|Wool rug needle|
US5416861A|1994-04-29|1995-05-16|University Of Cincinnati|Optical synchronous clock distribution network and high-speed signal distribution network|
US5818618A|1996-03-22|1998-10-06|Motorola, Inc.|High-speed serial simplex broadcast data distribution using optics|
EP0849685A3|1996-12-19|2000-09-06|Texas Instruments Incorporated|Communication bus system between processors and memory modules|
DE19709174B4|1997-03-06|2004-08-05|International Business Machines Corp.|Optisches Bussystem|
US6058228A|1997-10-06|2000-05-02|Nec Research Institute, Inc.|Cost-effective side-coupling polymer fiber optics for optical interconnections|
SE514821C2|1997-11-24|2001-04-30|Ericsson Telefon Ab L M|Method and apparatus for crosstalk reduction in a bi-directional optical link|
US6453377B1|1998-06-16|2002-09-17|Micron Technology, Inc.|Computer including optical interconnect, memory unit, and method of assembling a computer|
WO2000013350A2|1998-08-28|2000-03-09|E-Tek Electrophotonics Solutions Corporation|Method and apparatus for optical performance monitoring in wavelength division multiplexed fiber optical systems|
WO2002095599A1|2001-05-24|2002-11-28|Ceyx Technologies, Inc.|Optical bus arrangement for computer system|
DE10137344A1|2001-07-31|2003-02-20|Infineon Technologies Ag|Speicherschaltung mit einem optischen Ein-/Ausgang|
JP3788945B2|2002-02-28|2006-06-21|株式会社東芝|多重化光伝送装置|
US20030205065A1|2002-05-06|2003-11-06|Yuji Matsuura|Method for making hollow glass optical waveguide|
US6793408B2|2002-12-31|2004-09-21|Intel Corporation|Module interface with optical and electrical interconnects|
US7343059B2|2003-10-11|2008-03-11|Hewlett-Packard Development Company, L.P.|Photonic interconnect system|
US20050147414A1|2003-12-30|2005-07-07|Morrow Warren R.|Low latency optical memory bus|
US7366368B2|2004-06-15|2008-04-29|Intel Corporation|Optical add/drop interconnect bus for multiprocessor architecture|
US7173775B2|2005-05-11|2007-02-06|The Boeing Company|Light mixing homogenizer apparatus and method|
US7295385B2|2005-05-11|2007-11-13|The Boeing Company|Variable, homogenizing optical splitter apparatus and method|
US7414793B2|2006-07-21|2008-08-19|The Boeing Company|White light splitting and homogenizing systems and methods|
US7499615B2|2007-08-01|2009-03-03|Hewlett-Packard Development Company, L.P.|System and methods for routing optical signals|US20080114924A1|2006-11-13|2008-05-15|Jack Edward Frayer|High bandwidth distributed computing solid state memory storage system|
CN102090002A|2008-05-08|2011-06-08|惠普开发有限公司|光学多态计算机系统|
JP5559492B2|2008-06-05|2014-07-23|三星電子株式会社SamsungElectronicsCo.,Ltd.|中央処理装置とメモリモジュールとの間に光コネクションを有する半導体装置|
WO2010050985A1|2008-10-31|2010-05-06|Hewlett-Packard Development Company, L.P.|Optical connector interconnection system and method|
KR101531981B1|2009-04-29|2015-06-26|휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.|광학 메모리 확장|
WO2010128958A1|2009-05-06|2010-11-11|Hewlett-Packard Development Company, L.P.|Bus-based scalable optical fabrics|
WO2011053306A1|2009-10-30|2011-05-05|Hewlett-Packard Development Company, L.P.|Optical transceiver having an otdr mode, and a method of obtaining test data for testing an optical fiber|
EP2529374A4|2010-01-28|2014-04-02|Hewlett Packard Development Co|Memory access methods and apparatus|
US8938589B2|2010-01-28|2015-01-20|Hewlett-Packard Development Company, L. P.|Interface methods and apparatus for memory devices using arbitration|
WO2011146057A1|2010-05-19|2011-11-24|Hewlett-Packard Development Company, L.P.|Optical interconnect fabrics and optical switches|
WO2012047230A1|2010-10-08|2012-04-12|Hewlett-Packard Development Company, L.P.|Optical polarization multiplexing using laser arrays|
US8437592B2|2010-10-19|2013-05-07|Hewlett-Packard Development Company, L.P.|Optical channel tap assembly|
KR101527308B1|2011-03-14|2015-06-09|휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.|메모리 인터페이스|
US20130019045A1|2011-07-14|2013-01-17|International Business Machines Corporation|Consolidating Computer Memory Drive Management In A Computing System|
US20140219608A1|2011-07-29|2014-08-07|Wayne V Sorin|Optical power splitters|
US9146867B2|2011-10-31|2015-09-29|Hewlett-Packard Development Company, L.P.|Methods and apparatus to access memory using runtime characteristics|
KR20140122709A|2012-01-31|2014-10-20|휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.|광학 구조들, 광학 분배 매트릭스들, 및 광학 기구들의 제조 방법들|
KR101990856B1|2012-05-21|2019-06-19|삼성전자주식회사|광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템|
US9374162B2|2012-12-19|2016-06-21|Intel Corporation|Semiconductor package with optical port|
KR20140112865A|2013-03-14|2014-09-24|삼성전자주식회사|전기적 광학적 메모리 시스템|
KR20140142607A|2013-06-04|2014-12-12|삼성전자주식회사|메모리 모듈과 이를 포함하는 메모리 시스템|
KR20150081808A|2014-01-07|2015-07-15|삼성전자주식회사|편광제어 광 채널 및 이를 포함하는 메모리 시스템|
KR101675193B1|2014-04-25|2016-11-11|한국과학기술원|분기된 광 도파로를 이용한 3차원 광 연결 구조|
US20200132930A1|2018-10-26|2020-04-30|Micron Technology, Inc.|Semiconductor devices having electro-optical substrates|
法律状态:
2011-10-05| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
2011-12-23| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111222 |
2012-01-06| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120105 |
2012-04-04| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120403 |
2012-04-25| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
2012-07-21| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
2012-08-08| TRDD| Decision of grant or rejection written|
2012-08-15| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
2012-08-16| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 |
2012-09-13| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120906 |
2012-09-14| R150| Certificate of patent or registration of utility model|Free format text: JAPANESE INTERMEDIATE CODE: R150 |
2012-09-20| FPAY| Renewal fee payment (event date is renewal date of database)|Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
2015-09-08| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2016-09-14| LAPS| Cancellation because of no payment of annual fees|
2016-11-18| S111| Request for change of ownership or part of ownership|Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
2017-01-13| R360| Written notification for declining of transfer of rights|Free format text: JAPANESE INTERMEDIATE CODE: R360 |
2017-01-27| R371| Transfer withdrawn|Free format text: JAPANESE INTERMEDIATE CODE: R371 |
2017-01-27| R360| Written notification for declining of transfer of rights|Free format text: JAPANESE INTERMEDIATE CODE: R360 |
2017-02-07| S111| Request for change of ownership or part of ownership|Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
2017-02-15| R350| Written notification of registration of transfer|Free format text: JAPANESE INTERMEDIATE CODE: R350 |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]